เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.2 ตัวอย่างการออกแบบสําหรับIntel® FPGA IPชุดการกําหนดค่าใหม่ F-Tile Dynamic จะไม่สามารถทํางานได้อย่างถูกต้องในฮาร์ดแวร์ที่มีการเปิดใช้งานลูปบอร์ดอนุกรมภายใน
ปัญหานี้จะส่งผลกระทบต่อตัวแปร FGT ทั้งหมดของตัวอย่างการออกแบบโดยไม่คํานึงถึงประเภททรัพย์สินทางปัญญา (IP)
ในการแก้ไขปัญหานี้ในฮาร์ดแวร์ ก่อนอื่นให้ทําตามขั้นตอนต่อไปนี้เพื่อยืนยันว่าตัวอย่างการออกแบบกําลังทํางานในโหมด Loopการดําเนินงานแบบอนุกรมภายใน:
1.) ไปที่ ไดเรกทอรีการออกแบบ /hardware_test_design/hwtest/src
2.) เปิด ไฟล์ parameter.tcl และตรวจสอบว่าพารามิเตอร์ "โหมดลูปเวน" ถูกตั้งค่าเป็น 1 ตามที่แสดงด้านล่าง:
ตั้งค่า loopback_mode 1
3.) หากพารามิเตอร์ไม่ได้ตั้งค่าเป็น 1 ตัวอย่างการออกแบบจะทํางานในโหมดลูปแท็กภายนอกและโซลูชันนี้ไม่สามารถใช้งานได้ หากตั้งค่าพารามิเตอร์เป็น 1 ให้ดําเนินการต่อตามที่แสดงด้านล่าง:
4.) ไปที่ ไดเรกทอรีการออกแบบ /hardware_test_design/hwtest/tests
5.) สําหรับตัวแปรอีเธอร์เน็ต ให้เปิดไฟล์ ftile_eth_dr_test.tcl
สําหรับตัวแปร CPRI ให้เปิดไฟล์ ftile_cpri_dr_test.tcl
สําหรับตัวแปร Direct Phy ให้เปิดไฟล์ ftile_dphy_dr_test.tcl
วิธีแก้ไขปัญหายังคงเหมือนเดิมโดยไม่คํานึงถึงตัวแปร
6.) ค้นหา และ เปลี่ยน บรรทัดต่อไปนี้:
จาก
ถ้า {$loopback_mode == 1} {
set_ilb $NUM_CHANNELS 1
} อื่นๆ {
#set_ilb $NUM_CHANNELS 0
}
ถึง
ถ้า {$loopback_mode == 1} {
set_ilb $NUM_CHANNELS 0
}
7.) บันทึก ไฟล์
ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต
