ID บทความ: 000092512 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 04/09/2023

ทําไมการจําลองตัวอย่างการออกแบบ Intel® FPGA Hard IP F-tile Ethernet ของฉันล้มเหลวโดยใช้โปรแกรมจําลอง Questa*-Intel® FPGA Edition

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Questa*-เอฟพีจีเอ Intel® Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.2, 22.3 และ 22.4 คุณอาจเห็นการจําลองตัวอย่างการออกแบบ F-tile Ethernet Intel® FPGA Hard IP ติดอยู่ที่ลําดับการรีเซ็ตโดยใช้ตัวจําลอง Questa*-Intel® FPGA Edition

    ความละเอียด

    ไม่มีวิธีการแก้ไขปัญหา คุณสามารถใช้โปรแกรมจําลองอื่นๆ เพื่อรันการจําลองได้ ตัวอย่างเช่น ModelSim* SE หรือ QuestaSim*

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้