ID บทความ: 000092452 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/11/2024

ทําไมฉันถึงเห็นปัญหาเสถียรภาพกับตัวอย่างการออกแบบ JESD204C ที่ใช้ F-Tile JESD204C FPGA IP ในลูปแบ็คภายนอก

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.3 ตัวอย่างการออกแบบ JESD204C ที่ใช้ F-Tile JESD204C FPGA IP ในลูปแบ็คภายนอกอาจประสบปัญหาเสถียรภาพ

ปัญหาเหล่านี้อาจแสดงออกตาม emb_unlock_err sh_unlock_err rx_gb_underflow_err cmd_par_err invalid_eoemb invalid_eomb invalid_sync_header และ lane_deskew_err เหตุการณ์ทั้งนี้ขึ้นอยู่กับตัวแปรของคุณ

ความละเอียด

มีโปรแกรมแก้ไขสําหรับแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.3
ดาวน์โหลดและติดตั้ง patch 0.11 จากลิงก์ที่เหมาะสมด้านล่าง แล้วสร้างไฟล์การเขียนโปรแกรมของคุณใหม่

ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Quartus Prime Pro Edition เวอร์ชัน 22.4

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้