ID บทความ: 000092449 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/11/2024

ทําไมฉันถึงเห็นปัญหาเสถียรภาพกับตัวอย่างการออกแบบการกําหนดค่าใหม่แบบไดนามิก ที่ใช้ F-Tile Ethernet Multirate FPGA IP กับ FGT PMAs ในลูปแบ็คภายนอก

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.3 ตัวอย่างการออกแบบการกําหนดค่าใหม่แบบไดนามิกที่ใช้ F-Tile Ethernet Multirate FPGA IP ในลูปแบ็คภายนอกด้วย FGT PMAs อาจประสบปัญหาเสถียรภาพ

    ปัญหาเหล่านี้อาจแสดงให้ตัวเองเห็นว่าจํานวนแพ็คเก็ตไม่ตรงกัน ความล้มเหลวทางความแม่นยํา PTP การหมดเวลาพร้อมสําหรับ PTP การหมดเวลาพร้อม PTP ความล้มเหลวในการเริ่มต้น PTP ค่าสถานะ PTP ที่ไม่คาดคิด ค่ารีจิสเตอร์ PTP พร้อม RX PCS ความล้มเหลวล็อก RX FEC หรือหมดเวลาที่ถูกต้องของแพ็กเก็ต RX

    ความละเอียด

    มีโปรแกรมแก้ไขสําหรับแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.3
    ดาวน์โหลดและติดตั้ง patch 0.11 จากลิงก์ที่เหมาะสมด้านล่าง แล้วสร้างไฟล์การเขียนโปรแกรมของคุณใหม่

    ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Quartus Prime Pro Edition เวอร์ชัน 22.4

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้