ID บทความ: 000092376 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 28/09/2022

ID:20621 3V I/O <text> มี <number> เปิดใช้งานสัญญาณและถูกล็อคที่พิน <text> ของชุด 3V I/O เดียวกัน อนุญาตเพียงสองสัญญาณเท่านั้น</text></number></text>

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.2 และก่อนหน้าสําหรับอุปกรณ์ Intel® Stratix® 10 คุณอาจเห็นข้อความแสดงข้อผิดพลาดนี้ในระหว่างการคอมไพล์เมื่อใช้พินแบบ in-out เพียง 2 พินที่ธนาคาร 3V I/O

     

    เนื่องจากพินเอาต์พุตเท่านั้นในอุปกรณ์ Intel Stratix Intel Stratix 10 ตัวที่แข็งแกร่งจะขับเคลื่อน "1" ที่แข็งแกร่งระหว่างการกําหนดค่า ซอฟต์แวร์ Intel Quartus Prime Pro Edition จะใส่เอาต์พุตที่เปิดใช้งาน (OE) เพื่อปิดใช้งานเอาต์พุตนี้จนกว่าการกําหนดค่าจะเสร็จสมบูรณ์

    ความละเอียด

    ในการแก้ไขปัญหานี้ อย่าเกินขีดจํากัด OE โดยมีพินขาเข้าหรือเอาต์พุตเท่านั้นไม่เกิน 2 พินรวมในธนาคาร I/O 3V

    ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต

     

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้