คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.3 คุณอาจเห็นข้อผิดพลาดนี้ในระหว่างการ elaboration โดยใช้โปรแกรมจําลอง Cadence* Xcelium* เวอร์ชัน 21.09.003 ข้อผิดพลาดเกิดขึ้นเมื่อไฟล์เน็ตลิสต์ Post-fit หรือ Post-synthesis Verilog HDL (.vo) ที่สร้างขึ้นโดย Intel® Quartus® Prime Pro Edition Software EDA Netlist Writer ถูกคอมไพล์เป็นไฟล์ Verilog HDL
ความละเอียด
เพื่อหลีกเลี่ยงปัญหานี้ คอมไพล์ไฟล์ .vo เป็นไฟล์ SystemVerilog HDL โดยการเพิ่มสวิตช์ -sv ไปยังคําสั่ง xmvlog
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition