คำอธิบาย
สําหรับการออกแบบที่ HPS มีข้อจํากัด สามารถกําหนดเส้นทางสัญญาณ EMAC ผ่านค่าเริ่มต้นของ FPGA Fabric เป็นอินเทอร์เฟซ GMII และปรับให้เข้ากับโหมด SGMII ผ่านตรรกะของอะแดปเตอร์ซอฟต์
ความละเอียด
บริดจ์ Intel® HPS GMII to TSE 1000BASE-X/SGMII PCS เป็นคอร์ IP อ่อนใน fabric FPGA ซึ่งให้ตรรกะในการยึดติด EMAC GMII/MII ของ HPS เข้ากับคอร์พีซี Altera 1000BASE-X/SGMII PCS สําหรับการรับรู้อินเทอร์เฟซ SGMII
นอกจากนี้ Intel® ยังนําเสนอการออกแบบอ้างอิงสําหรับแอปพลิเคชันนี้ โปรดดู A10 SGMII Reference Design - คู่มือผู้ใช้ และดาวน์โหลดโครงการออกแบบอ้างอิงจากลิงก์: https://releases.rocketboards.org/