ID บทความ: 000092301 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 23/11/2024

ทําไมตัวอย่างการออกแบบ O-RAN FPGA IP จึงรายงาน 0x00000001 ข้อผิดพลาดเฟรม Rx เมื่อทํางานบนฮาร์ดแวร์

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • อินเตอร์เฟซ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อรันตัวอย่างการออกแบบ O-RAN FPGA IP สําหรับ 25G Ethernet Hard IP บนฮาร์ดแวร์ ข้อผิดพลาดจะเห็นได้ในหน้าต่างคอนโซลระบบ:

    0x00000001 ข้อผิดพลาดเฟรม Rx

    ปัญหานี้เกิดขึ้นเมื่อสคริปต์ oran_agilex.tcl เกิดขึ้นโดยไม่มีข้อผิดพลาดใดๆ คําสั่ง chkphy_status ออกให้ ความถี่สัญญาณนาฬิกาได้รับการตั้งค่าอย่างถูกต้องและความถี่ RX ถูกล็อคตามที่คาดไว้ อย่างไรก็ตาม จะพบข้อผิดพลาดของเฟรม

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ สร้าง IP อีเธอร์เน็ตโดยใช้ RS-FEC (528,514) แทนที่จะใช้ Firecode คอมไพล์การออกแบบใหม่ ตั้งโปรแกรม FPGA ด้วยไฟล์ที่สร้างขึ้นใหม่และทําตามขั้นตอนตามที่ระบุไว้ในคู่มือผู้ใช้ ไม่ควรพบข้อผิดพลาดเฟรม RX ในการเปลี่ยนแปลงเหล่านี้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้