เนื่องจากปัญหาความเข้ากันได้ระหว่าง uboot-socfpga v2022.01 และ Intel Stratix 10 SoC Design Example สําหรับ 10Gbe ทําให้อีเธอร์เน็ต 10G MAC Intel® Stratix® 10 FPGA IP อาจล้มเหลวในการรับแพคเก็ตอีเธอร์เน็ตเมื่อใช้เคอร์เนล linux-socfpga 5.15.x
พบข้อผิดพลาดเมื่อดูตัวนับข้อผิดพลาด Rx เมื่อเรียกใช้คําสั่ง ifconfig จากเชลล์ Linux ปัญหานี้อาจส่งผลกระทบต่อการออกแบบที่กําหนดเป้าหมายอุปกรณ์ Intel Agilex® เพื่อเข้าถึงจาก FPGA ผ่านบริดจ์ FPGA-to-HPS
ปัญหานี้ได้รับการแก้ไขสําหรับสาขา u-boot-socfpga 2022.01 และ 2022.04
- ตรวจสอบให้แน่ใจว่าคุณมีโปรแกรมแก้ไขล่าสุดจากสาขา u-boot-socfpga 2022.01 / 2022.04
- ข้อผูกมัดที่เกี่ยวข้อง
- 2022.01 - https://github.com/altera-opensource/u-boot-socfpga/commit/2544e805ea2b6e87a9261d51bb4fce10d78d1c2f
- 2022.04 - https://github.com/altera-opensource/u-boot-socfpga/commit/fcf317324c5a9118a0d6d261f5a657a78ec31fa0
สําหรับข้อมูลความเข้ากันได้ของฮาร์ดแวร์หรือซอฟต์แวร์เวอร์ชั่นล่าสุด โปรดดู คู่มือผู้ใช้ สําหรับตัวอย่างการออกแบบ SoC Intel Stratix 10 บน Rocketboards.org
หมายเหตุ: ปัญหาต่อไปนี้อาจเกิดขึ้นกับความละเอียดปัจจุบัน: วิธีกําหนดค่าอินเทอร์เฟซ FPGA-to-SDRAM เมื่อเปิด ECC ในอุปกรณ์ Intel® Stratix® 10 SX