ID บทความ: 000092075 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 28/02/2023

ทําไมค่าความคลาดเคลื่อนระหว่าง AS_CLK และ AS_DATA และ nCSO และ AS_CLK ไม่มีในอุปกรณ์ Intel Agilex® 7 และ Intel® Stratix® 10 แผ่นข้อมูลอุปกรณ์

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
ความละเอียด

ในการกําหนดช่วงการเบ็ดเด็ดที่อนุญาต โปรดดูคําแนะนําใน คู่มือผู้ใช้การกําหนดค่า Intel Agilex® 7 FPGA และคู่มือผู้ใช้การปรับตั้งค่า Intel® Stratix® 10

 

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

เอฟพีจีเอ Intel® Agilex™ และเอฟพีจีเอ SoC
Intel® Stratix® 10 FPGA และ SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้