ID บทความ: 000092068 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/11/2024

ข้อผิดพลาด(19732): module_inst_0 นาฬิกาของเซกเตอร์|clkctrl_0|clkena_inst ไดรฟ์ไปยัง module_inst_1||data_in_reg[0] ซึ่งอยู่ในพาร์ติชันอื่น เกตนาฬิกาของเซกเตอร์และปลายทางต้องอยู่ในพาร์ทิชันเดียวกัน

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.2 และรุ่นก่อนหน้า คุณอาจเห็นข้อผิดพลาดนี้ในระหว่างการคอมไพล์ในการออกแบบที่เปิดใช้งาน Signal Tap และอินสแตนซ์ของ Clock Control FPGA IP ขณะนี้ไม่รองรับเกตเซกเตอร์ข้ามพาร์ติชั่น

    ความละเอียด

    เมื่อต้องการแก้ไขปัญหานี้ ให้เปลี่ยนการตั้งค่า Clock Enable Type ในตัวแก้ไขพารามิเตอร์ CLOCK Control FPGA IP จากระดับเซกเตอร์แบบกระจายเป็นระดับราก และคอมไพล์ใหม่

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้