คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.2 หรือรุ่นก่อนหน้า คุณอาจเห็นข้อผิดพลาดภายในนี้เมื่อรวบรวมการออกแบบที่เป้าหมายไปยังตระกูลอุปกรณ์ Intel® Stratix® 10
ข้อผิดพลาดเกิดขึ้นในการออกแบบที่มี Intel® FPGA IP IOPLL ที่กําหนดมาตรฐาน LVDS I/O refclk และพอร์ต extclk_out ถูกกําหนดมาตรฐาน Differential 1.2-V SSTL I/O
ความละเอียด
เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ ให้เปลี่ยนมาตรฐาน I/O ของพอร์ต extclk_out เป็น LVDS เป็น LVDS แบบ Differential 1.2-V SSTL เป็นมาตรฐาน I/O ที่ไม่รองรับสําหรับพอร์ต extclk_out