คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.2 หรือก่อนหน้า คุณอาจเห็นข้อผิดพลาดภายในนี้เมื่อรวบรวมการออกแบบที่มุ่งเป้าไปที่ตระกูลอุปกรณ์ Intel® Stratix® 10
ข้อผิดพลาดเกิดขึ้นในการออกแบบที่มีIntel® FPGA IP IOPLL ที่มีการกําหนด มาตรฐาน LVDS I/O และพอร์ต extclk_out ได้รับการกําหนดมาตรฐาน I/O ของ SSTL 1.2-V SSTL
ความละเอียด
เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ ให้เปลี่ยนมาตรฐาน I/O ของพอร์ต extclk_out เป็น LVDS เป็น Differential 1.2-V SSTL เป็นมาตรฐาน I/O ที่ไม่รองรับสําหรับพอร์ต extclk_out
ข้อผิดพลาดภายในนี้จะถูกแปลงเป็นข้อความแสดงข้อผิดพลาดที่มีความหมายในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต
