คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.2 ข้อความแสดงข้อผิดพลาดต่อไปนี้จะปรากฏระหว่างการคอมไพล์ Intel® Quartus® Prime Pro เมื่อสร้างการออกแบบตัวอย่าง F-tile SDI II Intel® FPGA IP พร้อม AXIS-VVP Full enabled และ No Development Kit ถูกเลือก:
- ข้อผิดพลาด(20521): การรวมอินพุตใหม่ของ IOPLL axi4s_clk_iopll_inst|axi4s_clk_iopll|tennm_pll ถูกขับเคลื่อนโดยแหล่งที่ไม่ถูกต้อง: พินเสมือน แหล่งที่มาของ IOPLL refclk ต้องเป็น IOPLL อื่น หรือพินอินพุต refclk เฉพาะ
ความละเอียด
หากต้องการหลีกเลี่ยงปัญหานี้ เมื่อเลือกไม่มีชุดพัฒนาใน F-tile SDI II Intel® FPGA IP Design Example พร้อมเปิดใช้งาน AXIS-VVP Full line <set_instance_assignment -name VIRTUAL_PIN ON -to clk_3a_gpio_p_2> ในการตั้งค่าไฟล์การตั้งค่า Intel® Quartus® (QSF) และคอมไพล์การออกแบบใหม่
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition