ทําไมการคอมไพล์ Intel® Quartus® Prime Pro ล้มเหลวระหว่างขั้นตอนการวิเคราะห์ & การสังเคราะห์เมื่อไม่มีชุดการพัฒนาถูกเลือกในตัวอย่างการออกแบบ F-tile SDI II Intel® FPGA IPที่เปิดใช้งาน AXIS-VVP เต็มรูปแบบ

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.2 ข้อความแสดงข้อผิดพลาดต่อไปนี้ปรากฏขึ้นในระหว่างการคอมไพล์ Intel® Quartus® Prime Pro เมื่อสร้างการออกแบบตัวอย่าง F-tile SDI II Intel® FPGA IPที่มีการเปิดใช้งาน AXIS-VVP เต็มและไม่มีชุดพัฒนาถูกเลือก:

• ข้อผิดพลาด(20521): การรวมอินพุตของaxi4s_clk_iopll_inst|axi4s_clk_iopll|tennm_pll IOPLL ขับเคลื่อนด้วยแหล่งข้อมูลที่ผิดกฎหมาย: พินเสมือน แหล่งข้อมูลของ IOPLL refclk ต้องเป็น IOPLL อื่นหรือพินอินพุต Refclk เฉพาะ

หากต้องการแก้ไขปัญหานี้ เมื่อเลือกไม่มีชุดพัฒนาในตัวอย่างการออกแบบ F-tile SDI II Intel® FPGA IPที่เปิดใช้งาน AXIS-VVP เต็มบรรทัดความคิดเห็น ในการตั้งค่าไฟล์การตั้งค่าIntel® Quartus® (QSF) และคอมไพล์การออกแบบใหม่ ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต