ID บทความ: 000091739 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/09/2023

ทําไมการออกแบบ SDI II Intel® FPGA IP Multi-rate (สูงสุด 12G-SDI) ไม่ทํางานเมื่อผสานทั้งโหมด TX และ RX simplex ในช่องสัญญาณเดียวกันด้วยอุปกรณ์ Intel Agilex® 7

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • อินเตอร์เฟซ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.2 พร้อมติดตั้งแพทช์ 0.06 การออกแบบ F-tile SDI II Intel® FPGA IP Multi-rate (สูงสุด 12G-SDI) จะไม่ทํางานเมื่อผสานทั้งโหมด TX และ RX simplex ในช่องเดียวกัน

    ปัญหานี้ไม่ส่งผลกระทบต่อการออกแบบ HD-SDI, 3G-SDI และอัตรา Triple (สูงสุด 3G-SDI) พร้อมทั้งโหมด TX และ RX simplex ในช่องเดียวกัน

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ เลน TX และ RX ต้องแยกออกเป็นสองช่องที่แตกต่างกันเมื่อใช้โหมด TX และ RX simplex ในการออกแบบหลายอัตรา

    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอ Intel® Agilex™ และเอฟพีจีเอ SoC

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้