ID บทความ: 000091738 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/08/2023

ทําไมการตั้งค่าสถานะ HDMI Intel® FPGA IP SCDCS จึงลงทะเบียนบิต 0 (clock_detected) เป็นศูนย์เสมอเมื่ออ่าน

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 21.3 ของ Intel® FPGA IP HDMI เมื่ออ่านค่าสถานะ SCDCS บิต 0 (clock_detected) จะส่งคืนค่าเป็น 0 อย่างไม่ถูกต้อง ปัญหานี้มีผลต่อการออกแบบที่ใช้ HDMI Intel® FPGA IP ในโหมด TMDS เท่านั้น

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้เมื่อใช้ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 21.3 ของ Intel® FPGA IP HDMI ให้ ติดตั้ง โปรแกรมแก้ไข 0.43

    ดาวน์โหลดโปรแกรมแก้ไข Intel® Quartus® Prime Pro Edition เวอร์ชัน 21.3 Patch 0.43 สําหรับ Windows (.exe)

    ดาวน์โหลดแพทช์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 21.3 Patch 0.43 สําหรับ Linux (.run)

    ดาวน์โหลด Readme สําหรับ Intel® Quartus® Prime Pro Edition เวอร์ชัน 21.3 Patch 0.43 (.txt)

    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Cyclone® 10 FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้