ID บทความ: 000091707 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 22/09/2022

ทําไมการจําลอง Aldec Riviera-PRO ล้มเหลว/ค้างโดยใช้ PHY Lite สําหรับอินเทอร์เฟซแบบขนานIntel® FPGA IPตัวอย่างการออกแบบ

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Stratix® 10 PHY Lite สำหรับอินเทอร์เฟซแบบขนาน
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    หาก PHY Lite สําหรับอินเทอร์เฟซแบบขนานIntel® FPGA IPตัวอย่างการออกแบบเกิดขึ้นโดยใช้ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1 หรือ 21.2 คุณจะพบกับการจําลอง Aldec Riviera-Pro ค้างหรือไม่สามารถจําลองได้ ปัญหานี้เกิดจากสาเหตุมาจากเวอร์ชั่น Aldec Riviera-Pro 2020.04 ซึ่ง Intel® Quartus®ซอฟต์แวร์ Prime Pro Edition เวอร์ชัน 21.1 และ 21.2 ทําให้เกิดไฟล์การจําลอง

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน Aldec Riviera-PRO 2021.4 ซึ่งรองรับในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.3 และเป็นต้นไป สร้างการออกแบบของคุณใหม่ด้วยเวอร์ชันซอฟต์แวร์Intel Quartusที่อัปเดตแล้ว

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้