ปัญหาสำคัญ
ประสิทธิภาพการเขียนต่ําบนพาธการตอบสนองการเขียนในโหมด AXI Backpressure เกิดจากสาเหตุต่อไปนี้:
เมื่อเปิดใช้งาน AXI Backpressure อยู่ จะไม่สามารถมีหมายเลขอัตรารับส่งข้อมูลการเขียนที่ต้องการได้ ในโหมดนี้ จะมีการสร้างอินสแตนซ์ FIFO ในการตอบสนองการอ่านซอฟต์ลอจิก แต่ปัจจุบันตื้นเกินไปที่จะดูดซับการตอบสนองการเขียนจํานวนมากส่งผลให้ IP หน่วยความจําแบนด์วิดท์สูง (HBM2) Intel® Stratix® 10 MX/NX FPGAหน่วยความจําสูง (HBM2) ถูกป้องกันไว้ ภายในถึง HBMC แรงดันไฟฟ้านี้ส่งผลให้เกิดแรงดันย้อนกลับบนช่องคําสั่งการเขียนซึ่งเป็นสิ่งที่จํากัดอัตรารับส่งของระบบโดยรวม
ความลึกของการตอบสนองการเขียนIntel® Stratix® 10 MX/NX FPGAหน่วยความจํา IP แบนด์วิดธ์สูง (HBM2) จําเป็นต้องเพิ่มขึ้นจาก 16 เป็น 32 เนื่องจากจําเป็นต้องมี 12 ช่อง FIFO เพื่อปรับโปรโตคอล AXI4 และ HBMC Backpressure จํานวนช่องเสียบที่มีอยู่สําหรับการบัฟเฟอร์จะเพิ่มขึ้นจาก 4 ถึง 28 ช่อง จํานวน MLABs ไม่มีการเปลี่ยนแปลง แต่ความกว้างของตัวนับ FIFO เพิ่มขึ้น 1 บิต
ขณะนี้ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในการเปิดตัวซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต