ID บทความ: 000091582 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 23/01/2023

มีแนวทางในการขับขี่พิน VREFB เมื่อปิดอุปกรณ์ Intel® Arria®10 หรือระหว่างการจัดลําดับพลังงานหรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ใช่ อ้างอิง คู่มือ: พิน I/O ที่ขับเคลื่อนในปัจจุบันสูงสุดขณะปิดและอยู่ระหว่างการจัดลําดับพลังงาน ใน Intel® Arria® 10 Core Fabric และคู่มือ I/O อเนกประสงค์

    แนวทางในส่วนดังกล่าวใช้กับพิน VREFB ในอุปกรณ์ Intel® Arria® 10 พิน แม้ว่าพิน VREFB จะถูกจัดประเภทเป็นพินพลังงานในแนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel® Arria® 10 GX, GT และ SX Device Family

    ความละเอียด

    ทําตามคําแนะนําที่อธิบายไว้ในคู่มือ: พิน I/O ที่ขับเคลื่อนในปัจจุบันสูงสุดขณะปิดและอยู่ระหว่างการจัดลําดับพลังงาน ใน Intel® Arria® 10 Core Fabric และคู่มือ I/Os สําหรับวัตถุประสงค์ทั่วไปสําหรับพิน VREFB ในอุปกรณ์ Intel® Arria® 10

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้