เมื่ออินเทอร์เฟซ HPS F2H ได้รับการกําหนดค่าเป็น ACE-lite และเชื่อมต่อกับ ACE-lite Master (เช่น จาก IP ตัวแปลแคชหรือ IP อะแดปเตอร์ ACP ที่กําหนดเอง) ในอุปกรณ์ Intel® Stratix® 10 หรืออุปกรณ์ Intel Agilex® 7 คุณอาจเห็นข้อผิดพลาดด้านล่างเมื่อคุณสร้างการออกแบบในเครื่องมือ Platform Designer:
ข้อผิดพลาด: จําเป็นต้องมีการเชื่อมต่อระหว่างกัน แต่ขณะนี้ไม่รองรับประเภทอินเทอร์เฟซแบบเร่งความเร็ว
ข้อผิดพลาดได้รับรายงานโดยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.1 และใหม่กว่าเท่านั้น
ปัจจุบันเครื่องมือการออกแบบแพลตฟอร์มไม่ได้เพิ่มอะแดปเตอร์ใดๆ ระหว่าง ACE-lite Master-Slave คู่เพื่อช่วยให้การเชื่อมต่อทํางานได้อย่างถูกต้อง เครื่องมือการออกแบบแพลตฟอร์มใน Quartus เวอร์ชั่น 22.1 จะเริ่มตรวจสอบการเชื่อมต่อ ACE-lite และจะรายงานข้อผิดพลาดหากพบสัญญาณที่ไม่ตรงกันระหว่างการเชื่อมต่อ ACE-lite นักออกแบบต้องตรวจสอบสัญญาณทั้งหมด เช่น ARID, AWID, BID, RID, ARUSER, AWUSER ฯลฯ เพื่อให้แน่ใจว่าการเชื่อมต่อ ACE-lite ทํางานตามที่คาดไว้
เมื่อใช้อินเทอร์เฟซ HPS F2H ACE-lite ควรตั้งค่าความกว้างของ ARID, AWID, BID และ RID จากมาสเตอร์ ACE-lite เป็น 5 เพื่อให้ตรงกับอินเทอร์เฟซ HPS F2H ACE-lite อย่างแท้จริง จําเป็นต้องมีสัญญาณ ARUSER และ AWUSER ตรงกันระหว่างการเชื่อมต่อ ACE-lite