เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.2 และก่อนหน้า คุณอาจเห็นข้อความแสดงข้อผิดพลาดด้านล่างหากการออกแบบของคุณมี Intel® FPGA IP การสตรีม Avalon® R-tile สําหรับ PCI Express* IP ที่รองรับ MSI-X สําหรับ PF0 เมื่อดําเนินการ 'สร้าง HDL' ใน IP Parameter Editor Pro
ข้อผิดพลาด: intel_rtile_pcie_ast_0: ปิดใช้งานพารามิเตอร์ hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_pf0_msix_table_offset_reg_pci_msix_bir hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_virtual_pf0_msi_enable ด้วยค่า 2 ล้มเหลวในกฎ rnra_rnr_pcie_ip16 ที่น่าพอใจ:: pf0_msix_table_offset_reg_pci_msix_bir_rule
ข้อผิดพลาด: intel_rtile_pcie_ast_0: ปิดใช้งานพารามิเตอร์ hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_pf0_msix_table_offset_reg_pci_msix_bir hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_virtual_pf0_msi_enable ด้วยค่า 2 ล้มเหลวในกฎ rnra_rnr_pcie_ip16 ที่น่าพอใจ:: pf0_msix_table_offset_reg_pci_msix_bir_rule
ข้อผิดพลาด: qsys-generate ล้มเหลวด้วยรหัสออก 1: 2 ข้อผิดพลาด, คําเตือน 0
หากต้องการแก้ไขปัญหานี้ ให้เปิดใช้งาน การรองรับ MSI และ MSI-X บน PF0 เพื่อสร้างรหัส HDL สําหรับการกําหนดค่า IP ของคุณสําเร็จ
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.3