ID บทความ: 000091403 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/08/2023

ทําไม O-RAN Intel® FPGA IP ให้ค่าที่ไม่ถูกต้องเมื่อเปิดการบีบอัดจุดลอยตัว Block

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาใน O-RAN Intel® FPGA IP เวอร์ชั่น 1.6.0 และรุ่นก่อนหน้า คุณอาจเห็น Intel FPGA IP O-RAN มอบค่าที่ไม่ถูกต้องเมื่อเปิดใช้งานการบีบอัดจุดลอยตัวบล็อก

    เมื่อค่า PRB เดิมเกือบอิ่มตัวที่ค่าบวกสูงสุด O-RAN intel FPGA IP อาจสร้างค่าลบของ PRB ที่ถูกบีบอัด

    ตัวอย่างเช่น ค่า PRB เดิม "8180" จะถูกบีบอัดเป็น 9 บิตโดยใช้ค่าเอ็กซ์โพเนนต์ '5' และค่า PRB ที่ถูกบีบอัดถูกสร้างขึ้นไม่ถูกต้องเป็น 256 (0x100) คาดว่าจะขยายค่าที่ถูกบีบอัดเป็น 16 บิตและค่าที่คาดไว้คือ 8192 (0x2000) อย่างไรก็ตาม ผลลัพธ์ที่คลายไปจะเป็น 8192 (0xE000)

    ปัญหานี้ส่งผลกระทบต่อ IqWidth จาก '8' ถึง '15'

    Intel® FPGA IP การบีบอัดของ Fronthaul มีปัญหาแบบเดียวกัน

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขโดยเริ่มจาก Intel® FPGA IP O-RAN และการบีบอัด Fronthaul Intel FPGA IP webcore เวอร์ชั่น 22.2

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA
    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้