เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.2 คุณอาจพบปัญหาการเชื่อมต่อเมื่อใช้ F-Tile Serial Lite IV Intel® FPGA IP รุ่น FHT PMA ที่ NRZ F50G และ PAM4 F100G เมื่อรันคอนโซลระบบตัวอย่างการออกแบบ TCL
เพื่อหลีกเลี่ยงปัญหานี้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.2 หลังจากสร้างตัวอย่างการออกแบบ F-Tile Serial Lite IV Intel® FPGA IP ให้แทนที่นิพจน์การคํานวณเลนดังที่แสดงด้านล่างในไฟล์ ed_hwtest/system_console/sliv_ftile.tcl
FHT NRZ 48G-58G:
wait_for_pcs_ready Proc { }
...
ไลน์ 201 : ชุด actual_lane ชุด →actual_lane $lanes ชุด actual_lane [expr $lanes >> 1]
...
}
sl4_link_init_int_lpbk proc {val} {
...
ไลน์ 1071 : ชุด→ชุด real_lanes $lanes real_lanes [expr $lanes >> 1]
...
}
FHT PAM4 96G-116G:
wait_for_pcs_ready Proc { }
...
สาย 199: ชุด actual_lane [expr $lanes >> 1] ชุด→ actual_lane [expr $lanes >> 2]
...
}
sl4_link_init_int_lpbk proc {val} {
...
สาย 1068: ชุด real_lanes [expr $lanes >> 1] ชุด→ real_lanes [expr $lanes >> 2]
...
}
ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วย Intel® Quartus®ซอฟต์แวร์ Prime Pro Edition เวอร์ชัน 22.3