ID บทความ: 000091357 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 07/01/2023

ทําไมจึงตั้งค่าอัตราข้อมูลไม่ถูกต้องใน Serial Lite IV IP เมื่อสร้างIntel® FPGA IP F-Tile Serial Lite IV บน Windows

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.1 และก่อนหน้า คุณอาจเห็นอัตราข้อมูลที่ไม่ถูกต้องถูกตั้งค่าไว้ใน IP Serial Lite IV เมื่อสร้างIntel® FPGA IP F-Tile Serial Lite IV บน Windows

    คุณสามารถตรวจสอบด้วยพารามิเตอร์ 'EHIP_DATA_RATE' ในไฟล์ที่สร้างขึ้นต่อไปนี้:

     

    • \sl4_f_500\synth\hip\sl4_hip__sl4_f_500_***.sv
    • \sl4_f_500\synth\hip\ sl4_hip_bb__sl4_f_500_***.sv

     

    ซึ่งอาจทําให้เกิดข้อผิดพลาด Support-Logic Generation เมื่อคอมไพล์การออกแบบรวมถึงIntel FPGA IP F-Tile Serial Lite IV

    ปัญหานี้ไม่ได้เกิดขึ้นบน Linux

    ความละเอียด

    มีโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Intel Quartus Prime Pro Edition เวอร์ชั่น 22.1 ดาวน์โหลด และ ติดตั้ง Patch 0.19 จากลิงก์ต่อไปนี้:

     

     

    ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.3

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้