ทําไมจึงตั้งค่าอัตราข้อมูลไม่ถูกต้องใน Serial Lite IV IP เมื่อสร้างIntel® FPGA IP F-Tile Serial Lite IV บน Windows

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.1 และก่อนหน้า คุณอาจเห็นอัตราข้อมูลที่ไม่ถูกต้องถูกตั้งค่าไว้ใน IP Serial Lite IV เมื่อสร้างIntel® FPGA IP F-Tile Serial Lite IV บน Windows

คุณสามารถตรวจสอบด้วยพารามิเตอร์ 'EHIP_DATA_RATE' ในไฟล์ที่สร้างขึ้นต่อไปนี้:

• \sl4_f_500\synth\hip\sl4_hip__sl4_f_500_***.sv
• \sl4_f_500\synth\hip\ sl4_hip_bb__sl4_f_500_***.sv

ซึ่งอาจทําให้เกิดข้อผิดพลาด Support-Logic Generation เมื่อคอมไพล์การออกแบบรวมถึงIntel FPGA IP F-Tile Serial Lite IV

ปัญหานี้ไม่ได้เกิดขึ้นบน Linux

มีโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Intel Quartus Prime Pro Edition เวอร์ชั่น 22.1 ดาวน์โหลด และ ติดตั้ง Patch 0.19 จากลิงก์ต่อไปนี้:

• Patch 0.19 สําหรับ Windows (quartus-22.1-0.19-windows.exe)
• Readme สําหรับโปรแกรมแก้ไข 0.19 (quartus-22.1-0.19-readme.txt)

ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.3