ID บทความ: 000091267 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/06/2023

ทําไมฉันจึงได้รับข้อผิดพลาดเกี่ยวกับบิตช่วงขณะใช้ Intel® FPGA IP Advanced SEU Detection สําหรับ Intel Agilex® 7 FPGA

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® การตรวจจับ SEU ขั้นสูง
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ช่วงเซกเตอร์ CRAM ทั้งหมดสําหรับ Intel Agilex® 7 FPGAs อยู่ระหว่าง 0-4159 (0X103F) ในขณะที่บิตสูงสุดที่ครอบคลุมใน Intel® FPGA IP การตรวจจับ SEU ขั้นสูงคือ 4095 (0xFFF) ช่วงบิตการตรวจจับ SEU Intel® FPGA IP ขั้นสูง (12 บิต) ปัจจุบันไม่เพียงพอที่จะครอบคลุมตําแหน่งบิตทั้งหมดภายในเฟรมสําหรับ FPGAs Intel Agilex® 7 ที่ได้รับผลกระทบ

    ส่งผลให้มีการแสดงรายงานที่ไม่ถูกต้อง (0x000-0x03F) เมื่อเหตุการณ์ SEU เกิดขึ้นในช่วงบิต 4096-4159 เมื่อค่าการรายงานข้อผิดพลาดอยู่ระหว่าง 0x000-0x03F ช่วงบิตที่ได้รับผลกระทบอาจอยู่ระหว่าง 0-63 หรือ 4096-4159 ปัญหานี้ยังมีผลต่อเครื่องมือดีบักเกอร์การใส่ข้อบกพร่อง

    อย่างไรก็ตาม การตรวจจับและการแก้ไข SEU ยังคงทํางานได้ดีสําหรับตําแหน่งบิตทั้งหมด

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v23.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอ Intel® Agilex™ และเอฟพีจีเอ SoC

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้