หากคุณใช้โหมดการกําหนดค่าสตรีมมิ่ง Avalon® x16 หรือ Avalon Streaming x32 บน Intel Agilex® 7 F-ซีรีส์ 019/023, Intel Agilex® 7 I-ซีรีส์ 019/023 และอุปกรณ์ในอนาคต มีข้อจํากัดการใช้งานพินสองวัตถุประสงค์เพื่อขจัดความจําเป็นในการใช้วงจรพลังงานของ FPGA เมื่อ FPGA เข้าสู่สถานะข้อผิดพลาดที่ไม่สามารถแก้ไขได้ที่หาได้ยาก
โปรดดูตารางต่อไปนี้สําหรับข้อจํากัดพินสองวัตถุประสงค์สําหรับรูปแบบการกําหนดค่า Avalon สตรีมมิ่ง x16 หรือ x32
| พินสองวัตถุประสงค์ | การสตรีม Avalon® x16 | การสตรีม Avalon x32 | ||
| ไม่ได้ใช้ในโหมดผู้ใช้ | ใช้ในโหมดผู้ใช้ | ไม่ได้ใช้ในโหมดผู้ใช้ | ใช้ในโหมดผู้ใช้ | |
| AVST_CLK | ตั้ง ค่า: ตาม tri-stated อินพุต | การตั้งค่า: ใช้ I/O ปกติ การเชื่อมต่อพิน: ใช้เป็นอินพุตและกําหนดพินทั้งหมดในการบ้านพิน | ตั้ง ค่า: ตาม tri-stated อินพุต | การตั้งค่า: ใช้ I/O ปกติ การเชื่อมต่อพิน: ใช้เป็นอินพุตและกําหนดพินทั้งหมดในการบ้านพิน |
| AVST_VALID | ||||
| AVST_DATA[15:0] | ||||
| AVST_DATA[31:16] | ไม่มีข้อจํากัด สามารถเป็นการตั้งค่าใดๆ ก็ได้ | |||
หมาย เหตุ:
1. จะต้องกําหนดพินทั้งหมดในชื่อกลุ่มเดียวกันให้กับพินทางกายภาพในการบ้านพิน เช่น หากมีการใช้พิน 2 ใน 16 พินจาก AVST_data[15:0] พินทั้งหมด 16 พินต้องกําหนดพินทางกายภาพ รวมถึงพินที่ไม่ได้ใช้ในการออกแบบของผู้ใช้
2. พินทั้งหมดที่ได้รับการกําหนดในการกําหนดพินต้องอยู่ในสถานะที่รู้จัก ไม่ว่าจะเป็นการดึงขึ้นหรือดึงลงที่อ่อนแอ
3. ข้อจํากัดนี้ไม่สามารถใช้ได้กับอุปกรณ์ Intel Agilex® 7 F-ซีรีส์ 012/014/022/027 และ Intel Agilex® อุปกรณ์ 7 I-ซีรีส์ 022/027
ดูข้อมูลข้างต้นได้ใน คู่มือผู้ใช้การกําหนดค่า Intel Agilex®