ID บทความ: 000091170 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 31/03/2023

ข้อผิดพลาด(19261): Signal pcie_rstn_pin_perst จํากัดอยู่ที่ตําแหน่งที่เป็นพินสองวัตถุประสงค์ที่สามารถใช้โดย PCIe HIP เป็น nPERST

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-ST Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    จะเห็นข้อผิดพลาดต่อไปนี้เมื่อรวบรวมการออกแบบที่มี Intel® Stratix® 10 Hard IP สําหรับ PCI Express โดยตั้งเป้าไปที่อุปกรณ์ 1SG040* OPN
    พิน nPERSTL0 ของแพ็คเกจอุปกรณ์นี้เป็นวัตถุประสงค์คู่และอยู่ในธนาคาร 3.0 V

    ข้อผิดพลาด(19261): Signal pcie_rstn_pin_perst จํากัดอยู่ที่ตําแหน่งที่เป็นพินสองวัตถุประสงค์ที่สามารถใช้โดย PCIe HIP เป็น nPERST

    ความละเอียด

    เมื่อใช้พินนี้เป็น PCI Express nPERST กับมาตรฐาน I/O ที่ 1.2 V, 1.5 V, 1.8 V, 2.5 V, หรือ 3.0 V LVTTL, ควรเพิ่มการบ้านต่อไปนี้ในไฟล์การตั้งค่าซอฟต์แวร์ Intel® Quartus® Prime (.qsf) เพื่อปิดใช้งานการใช้งาน GPIO และเพื่อแก้ไขข้อผิดพลาด
    set_instance_assignment -name USE_AS_3V_GPIO ON -to pin_name

    ตัว อย่าง เช่น:
    set_instance_assignment -name USE_AS_3V_GPIO ON -to pcie_rstn_pin_perst

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.3

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้