คำอธิบาย
เนื่องจากข้อจํากัดใน Intel® FPGA IP P-Tile สําหรับ PCI Express* ที่มีซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.2 และเวอร์ชันก่อนหน้า อินเทอร์เฟซการกําหนดค่า Hard IP ใหม่สามารถกําหนดเวลาการล็อกด้วย "hip_reconfig_waitrequest_o" ที่อธิบายไว้ ไม่สามารถแก้ไขปัญหาได้โดยรีเซ็ต P-Tile Intel® FPGA IP สําหรับ PCI Express* โดยใช้ "pin_perst_n"
ความละเอียด
เพื่อหลีกเลี่ยงปัญหานี้ ตรวจสอบให้แน่ใจว่าไม่ได้ใช้ อินเทอร์เฟซการกําหนดค่าฮาร์ด IP ใหม่ ในระหว่างการยืนยัน "pin_perst_n"
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.3