ID บทความ: 000090985 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 03/04/2023

ทําไมบิตที่รอดําเนินการของธุรกรรมจึงยังคงได้รับการยอมรับในฟังก์ชันเสมือนในขณะที่ใช้ P-Tile Avalon® Streaming Intel® FPGA IP สําหรับ PCI Express

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • อินเตอร์เฟซ
  • Apple family*

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาที่ทราบกันใน Intel Agilex® 7 ES Device Errata Sheet และคู่มือผู้ใช้ (ES-1069) เมื่อใช้ Intel® FPGA IP สตรีมมิง P-Tile Avalon® สําหรับ PCI Express เมื่อเปิดใช้งานคุณสมบัติมัลติฟังก์ชัน การลงทะเบียนสถานะอุปกรณ์ PCI Express (ออฟเซ็ต 0x07Ah บิต [5]: ทรานแซคชันที่รอดําเนินการบิต) สําหรับฟังก์ชันเสมือน (VF) แต่ละรายการจะถูกนําไปใช้เป็นการลงทะเบียนสถานะ Write-1-to-Clear (RW1C) การปรับปรุงข้อมูลจําเพาะ PCI Express Base เวอร์ชั่น 4.0 1.0 ระบุว่าการลงทะเบียนนี้ต้องถูกนําไปใช้เป็นอ่านอย่างเดียว (RO) เมื่อเปิดใช้งานคุณสมบัติมัลติฟังก์ชัน ปัญหานี้ไม่ทําให้เกิดการทํางานล้มเหลว

    ความละเอียด

    ไม่มีแผนที่จะแก้ไขปัญหานี้ ในการแก้ไขปัญหานี้ ตรรกะของแอปพลิเคชันสามารถใช้ Configuration Intercept Interface (CII) หรือ Direct User Avalon® Memory-Mapped Interface เพื่อปรับเปลี่ยนการกําหนดค่าที่เข้าถึงการลงทะเบียนนี้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอ Intel® Stratix® 10 DX
    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้