เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v22.1 เมื่อพอร์ตอินพุตอินเทอร์เฟซ HDL SystemVerilog ถูกยกเลิกรหัส HDL ที่สร้างขึ้นโดย Platform Designer ไม่มีการประกาศเกี่ยวกับสัญญาณที่กําหนดค่าการยกเลิก
ตัวอย่างเช่น เมื่อใช้การตั้งค่าต่อไปนี้:
mem_ifcบัสadd_sv_interface
บัสset_parameter_property my_interface_parameter SV_INTERFACE_PARAMETER
บัสset_port_property address_in SV_INTERFACE_SIGNAL
การยกเลิกset_port_property address_inเป็นจริง
set_port_property address_in TERMINATION_VALUE 0xFF
Platform Designer จะสร้างรหัส HDL ที่ไม่ถูกต้องในบรรทัดแรก:
ตรรกะ [7:0] address_in;
my_ip my_ip_0 (
.bus (my_ip_0_bus) // อินเตอร์เฟซ, ความกว้าง = 1, mem_ifc.bus
);
มอบหมาย my_ip_0_bus.address_in = address_in;
กําหนดaddress_in = 10'b0011111111;
มีโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.1 ดาวน์โหลด และ ติดตั้ง Patch 0.12 จากลิงก์ที่เหมาะสมด้านล่าง
ดาวน์โหลดโปรแกรมปรับปรุง 0.12 สําหรับ Windows (.exe)
ดาวน์โหลดโปรแกรมปรับปรุง 0.12 สําหรับ Linux (.run)
ดาวน์โหลด Readme สําหรับโปรแกรมแก้ไข 0.12 (.txt)
ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.2