ID บทความ: 000090687 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 10/05/2022

ทําไมฉันถึงเห็นทั้งความล้มเหลวในการคอมไพล์และปัญหาการทํางานเมื่อใช้การสร้างอินสแตนซ์หลายตัวของคอร์Intel® FPGA IP Interlaken (เจนเนอเรชั่น 2) ที่มีการกําหนดค่าที่แตกต่างกันในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Interlaken (เจนเนอเรชั่น 2)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.2 และก่อนหน้า ทําให้การกําหนดค่าที่แตกต่างกันของคอร์ Intel® FPGA IP Interlaken (เจนเนอเรชั่น 2) ในการออกแบบของคุณเกิดปัญหาขึ้นทันที ไฟล์ uflex_ilk_dcore.sv ไม่เฉพาะในการกําหนดค่าทรัพย์สินทางปัญญา (IP) แต่ละรายการ และอาจทําให้เกิดปัญหาในการคอมไพล์และการทํางาน

    ความละเอียด

    เพื่อแก้ไขปัญหานี้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.2 และก่อนหน้า ยกเลิกการเทียบไฟล์ uflex_ilk_dcore.sv สําหรับแต่ละการกําหนดค่าคอร์Intel® FPGA IP Interlaken (เจนเนอเรชั่น 2) ที่จะใช้

    ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.3

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้