ข้อผิดพลาด: intel_jesd204c_f_0: ข้อผิดพลาดเมื่อดําเนินการ: quartus_tlg --verbose <local path="">/0001_intel_jesd204c_f_0_gen/การจําลอง/โมเดล/jesd204c_f_ed</local>

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition v21.4 ในระบบปฏิบัติการ Windows* ข้อผิดพลาดนี้จะปรากฏเมื่อสร้างการออกแบบตัวอย่างของ F-Tile JESD204C FPGA IP ข้อผิดพลาดนี้เกิดจากความยาวของเส้นทางไฟล์ที่ระบบปฏิบัติการรองรับ

มีสองวิธีในการแก้ปัญหานี้:

1. ในการตั้งค่าระบบปฏิบัติการ Windows* ให้เปลี่ยนพาธของตัวแปรสภาพแวดล้อม (ตัวแปรผู้ใช้สําหรับผู้ดูแลระบบ) TEMP และ TMP เป็นพาธที่สั้นลง เช่น

   1. จาก:

      TEMP C:\ผู้ใช้\MyUserName\AppData\Local\Temp

      TMP C:\ผู้ใช้\MyUserName\AppData\Local\Temp

      ถึง:

      TEMP C:\Temp

      TMP C:\Temp

2. เปลี่ยนการตั้งค่าระบบปฏิบัติการ Windows* เพื่อรองรับเส้นทางไฟล์ที่ยาวขึ้น

• ค้นหา regedit ใน Windows Start แล้วเปิดขึ้น
• ไปที่ พาธต่อไปนี้: คอมพิวเตอร์\HKEY_LOCAL_MACHINE\ระบบ\CurrentControlSet\Control\FileSystem
• ค้นหา LongPaths ที่เปิดใช้งานและคลิกสองครั้งที่เส้นทาง
• เปลี่ยน Value Data จาก 0 เป็น 1 คลิก OK
• รีสตาร์ทพีซีและสร้างการออกแบบตัวอย่าง