เนื่องจากปัญหาที่เกิดจากการถอดรหัสระหว่าง MAC และสถานะการเชื่อมต่อในระดับนามธรรม PHY ที่เปิดตัวใน linux-socfpga 5.9.1 Ethernet 10G MAC Intel® Stratix® 10 FPGAการเชื่อมต่อ IP อาจไม่ได้รับการตั้งค่าและความเร็วอาจรายงานเป็น 0 ระหว่างการบูต Linux ที่ส่งผลกระทบต่อIntel® FPGAตระกูลIntel® FPGA ข้อผิดพลาดที่แสดงในระหว่างการบูท Linux มีดังนี้:
[ 5.301562] intel_fpga_qse_ll f9020000.ethernet ethernet0: การกําหนดค่าสําหรับโหมดการเชื่อมต่อ phy/10gbase-kr
[ 5.314693] intel_fpga_qse_ll f9020000.ethernet ethernet0: ความเร็ว (0) ไม่ใช่ 10000!
หากต้องการแก้ไขปัญหานี้ในเวอร์ชั่น linux-socfpga 5.1.9 และใหม่กว่า โครงสร้างอุปกรณ์จําเป็นต้องได้รับการแก้ไขโดยการเพิ่มโหนดโครงสร้างอุปกรณ์ "ลิงก์คงที่" ที่โหนดแผนผังอุปกรณ์คอนโทรลเลอร์อีเธอร์เน็ตตามที่ระบุไว้ถัดไป การเพิ่มโหนด "ลิงก์แบบคงที่" นี้จะช่วยให้เลเยอร์นามธรรม PHY นําลิงก์ขึ้นมา
ตัว อย่าง เช่น:
ethernet@0 {
...
ลิงก์คงที่ {
ความเร็ว = ;
ฟูลดูเพล็กซ์
};
...
};
การแก้ไขอย่างเป็นทางการสําหรับปัญหานี้ถูกเผยแพร่ใน
- linux-socfpga 5.10.60 :
https://github.com/altera-opensource/linux-socfpga/commit/66e56cf745ca822fc1c051fce3a610d6656bc707
https://github.com/altera-opensource/linux-socfpga/commit/7ee168fb6f6ac0ded3a71c96aaa0036543fe08f8
- linux-socfpga 5.10.100:
https://github.com/altera-opensource/linux-socfpga/commit/4f0ce4a842763a90d89a8650f03285720ac9cb71
https://github.com/altera-opensource/linux-socfpga/commit/89affd122a189259bbc51d34d7144108c055fd95
https://github.com/altera-opensource/linux-socfpga/commit/e6ee8aa50bee0d3683885159e5e4b30d23a2ac
สําหรับข้อมูลความเข้ากันได้ของฮาร์ดแวร์หรือซอฟต์แวร์เวอร์ชั่นล่าสุด โปรดดู คู่มือผู้ใช้ สําหรับตัวอย่างการออกแบบFPGA Intel Stratix 10 Rocketboards.org