ID บทความ: 000090388 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 29/11/2024

ทําไมความล่าช้าไม่สอดคล้องกันกับการยืนยันสัญญาณ pX_reset_status_n_o หลังจากเหตุการณ์ pin_perst_n

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    สัญญาณ pX_reset_status_n_o จาก P-Tile Avalon® Streaming IP Core สําหรับ PCI* Express มีคุณสมบัติสะสมที่เกี่ยวข้องกับจํานวนการยืนยัน pin_perst_n ย้อนกลับ

    แต่ละกิจกรรม pin_perst_n ต่อเนื่องกันจะถูกจัดคิวและดําเนินการอีกครั้งซึ่งส่งผลกระทบต่อเวลารวมที่ P-Tile Avalon® Streaming IP Core สําหรับ PCI* Express ถูกรีเซ็ตและยกเลิกการยกเลิกการส่งสัญญาณ pX_reset_status_n_o

    รูปที่ 1 แสดงพฤติกรรมของ P-Tile Avalon® Streaming IP Core สําหรับ PCI Express เมื่อมีการออกการยืนยัน pin_perst_n เดียวจากโฮสต์ รูปที่ 2 แสดงคุณลักษณะสะสมเมื่อมีการออกการยืนยัน pin_perst_n หลายฉบับ

    ความละเอียด

    คู่มือผู้ใช้ P-Tile Avalon® Streaming IP Core สําหรับ PCI* Express จะไม่ได้รับการอัปเดตเพื่อรวมข้อมูลนี้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์
    เอฟพีจีเอ Intel® Stratix® 10 DX

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้