เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชั่น 21.1 อาจพบเห็นข้อความแสดงข้อผิดพลาดด้านบนในขณะที่ดําเนินการ 'generate HDL' สําหรับ Error Message Register Unloader Intel® FPGA IP Core เมื่อใช้อุปกรณ์ Intel® Stratix® V, Intel® Arria® V หรือ Intel® Cyclone® V ข้อความแสดงข้อผิดพลาดแบบเต็มแสดงขึ้นด้านล่าง:
ข้อผิดพลาด: ไม่อนุญาตให้ใช้ EFileKind SDC_ENTITY ต้องอยู่ใน {[VERILOG, VERILOG_ENCRYPT, SYSTEM_VERILOG, SYSTEM_VERILOG_ENCRYPT, VERILOG_INCLUDE, SYSTEM_VERILOG_INCLUDE, VHDL, VHDL_ENCRYPT, SDC, MIF, HEX, DAT, QXP, HPS_ISW, PLI_LIBRARY, VPI_LIBRARY, FLI_LIBRARY, อื่นๆ]}
ขณะดําเนินการ
"add_fileset_file $sdc_file SDC_ENTITY PATH $sdc_file {NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION}"
(ขั้นตอน "generate_verilog_fileset" บรรทัดที่ 24)
ถูกเรียกใช้จากภายใน
"generate_verilog_fileset $name $ifdef_params_list"
(ขั้นตอน "generate_synth" บรรทัดที่ 9)
ถูกเรียกใช้จากภายใน
"generate_synth altera_emr_unloader"
มีโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชั่น 21.1
ดาวน์โหลด และ ติดตั้ง Patch 0.08std สําหรับซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชั่น 21.1 จากลิงก์ที่เหมาะสมด้านล่าง:
(ในการดาวน์โหลดไฟล์ .run ให้คลิกขวาที่ลิงก์ด้านบนและเลือก "บันทึกลิงก์เป็น")
โปรแกรมแก้ไขซอฟต์แวร์ Prime Standard Edition เวอร์ชัน 21.1 Intel® Quartus®:
- ดาวน์โหลด โปรแกรมแก้ไข 0.08std สําหรับ Windows (.exe)
- ดาวน์โหลด โปรแกรมปรับปรุง 0.08std สําหรับ Linux (.run)
- ดาวน์โหลด Readme สําหรับ โปรแกรมแก้ไข 0.08std (.txt)
ปัญหานี้แก้ไขได้ตั้งแต่ซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชั่น 22.1