คำอธิบาย
คุณอาจเห็นข้อความแสดงข้อผิดพลาดนี้เมื่อพยายามคอมไพล์ Verilog HDL Generate Block โดยไม่มีชื่อบล็อกที่กําหนดในซอฟต์แวร์ Intel® Quartus® Prime Standard Edition
ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ไม่มีข้อกําหนดนี้
ความละเอียด
เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ในซอฟต์แวร์ Intel® Quartus® Prime Standard Edition ตั้งชื่อ บล็อกทั้งหมด ที่ใช้ใน คําสั่งสร้าง ในซอฟต์แวร์ Intel® Quartus® Prime Standard Edition
ตัวอย่างเช่น:
รหัส RTL:
Genvar i;
สร้าง
สําหรับ (i = 0; i < N; i = i + 1) เริ่ม : <block_name>
...
สิ้น สุด
สร้าง