ID บทความ: 000090176 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 05/04/2022

ข้อ ผิด พลาด: /.. /.. /.. /pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124): ไม่ได้กําหนดโมดูล 'rtile_s20_v0'

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Questa*-เอฟพีจีเอ Intel® Edition
  • อินเตอร์เฟซ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.1 และก่อนหน้า จะเห็นข้อผิดพลาดด้านล่างเมื่อใช้ Questasim* Intel® FPGA Edition เพื่อจําลองการออกแบบที่ทําให้Intel® FPGA IPสตรีมมิ่ง R-Tile Avalon®เป็นอินสแตนซ์สําหรับ PCI Express*

    ข้อ ผิด พลาด: /.. /.. /.. /pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124): ไม่ได้กําหนดโมดูล 'rtile_s20_v0'

    ความละเอียด

    ในการแก้ไขปัญหานี้ ให้ใช้เวอร์ชั่นเต็มของตัวจําลองขั้นสูง Siemens* Questa* ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้