ข้อผิดพลาด (10158): ข้อผิดพลาด Verilog HDL Module Declaration ที่ <module_name.sv> (11): พอร์ต "<interface_name>" ไม่ได้ประกาศเป็นพอร์ต</interface_name></module_name.sv>

คุณอาจเห็นข้อผิดพลาดนี้ในระหว่างการสังเคราะห์ใน Intel® Quartus® Prime Lite Editions และ Standard Editions ข้อผิดพลาดนี้เกิดขึ้นเมื่อคอมไพล์ System Verilog Interfaces และรายการพอร์ตจะถูกเขียนรหัสโดยใช้ Verilog-95 ซึ่งแสดงรายละเอียด

โมดูล module_a (clk, rst, module_a_inf);
CLK อินพุต;       นาฬิกาคอร์
อินพุต rst;       Rst

module_a_to_module_b_interface.module_a module_a_inf;   โมดูลอินเตอร์เฟซ

ข้อจํากัดนี้เกิดขึ้นเฉพาะในรุ่น Intel® Quartus® Prime Lite Edition และ Standard Editions เท่านั้น มีสองทางเลือกในการแก้ปัญหานี้:

• คอมไพล์ โดยใช้ Intel® Quartus® Prime Pro Edition
• เปลี่ยนอินเทอร์เฟซให้เป็น:

โมดูล module_a(
clk อินพุต, // สัญญาณนาฬิกา Core
อินพุต rst, // rst

อินเทอร์เฟซ module_a_to_module_b_interface.module_a module_a_inf // Module A

);