สัญญาณ pX_reset_status_n_o จาก Intel® FPGA IP สตรีมมิง Avalon® R-Tile สําหรับ PCI Express มาพร้อมกับคุณสมบัติสะสมที่เกี่ยวข้องกับจํานวนการตรวจสอบสถานะ pin_perst_n แบบย้อนกลับ
แต่ละเหตุการณ์แบบย้อนกลับไปกลับ pin_perst_n จะถูกจัดคิวและดําเนินการหนึ่งหลังจากอีกเหตุการณ์หนึ่ง ซึ่งส่งผลต่อเวลาทั้งหมดที่ใช้สําหรับ Intel® FPGA IP สตรีมมิ่ง r-Tile Avalon®สําหรับ PCI Express เพื่อให้สามารถรีเซ็ตและลบสัญญาณ pX_reset_status_n_o
รูปภาพที่ 1 แสดง Intel® FPGA IP สตรีมมิ่ง R-Tile Avalon® สําหรับลักษณะการทํางานของ PCI Express เมื่อมีการออกการตรวจสอบ pin_perst_n เดี่ยวจากโฮสต์ รูปภาพที่ 2 แสดงลักษณะสะสมเมื่อออกเอกสารการประกันหลาย pin_perst_n
Intel® FPGA IP สตรีมมิง R-Tile Avalon® สําหรับคู่มือผู้ใช้ PCI Express ได้รับการอัปเดตเพื่อรวมข้อมูลนี้โดยเริ่มต้นด้วยเวอร์ชั่น 22.2