ID บทความ: 000089680 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 14/04/2023

มีปัญหาที่ทราบเกี่ยวกับการรายงานพิน VREF ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.4 เมื่อใช้อุปกรณ์ Intel® Stratix® 10 หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ใช่ เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.4 รายงาน "พินแพ็คเกจทั้งหมด" จะแสดงข้อกําหนด VREF ที่ไม่ถูกต้องสําหรับอุปกรณ์ Intel® Stratix® 10 เมื่อไม่มี GPIOs ในธนาคาร I/O ที่เกี่ยวข้องใช้มาตรฐานแรงดันไฟฟ้าที่ต้องใช้ VREF

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้เปรียบเทียบการตั้งค่า Pin Planner สําหรับธนาคารที่เกี่ยวข้องกับข้อกําหนดข้อมูลจําเพาะมาตรฐาน I/O ของ Intel Stratix 10 Device Datasheet I/O
    หากพินทั้งหมดของคุณในธนาคารไม่จําเป็นต้องมี VREF การเชื่อมต่อพิน VREF กับ GND จะปลอดภัย

    ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้