ทําไม '256 บิต' จึงเป็นตัวเลือกเดียวที่มีให้สําหรับพารามิเตอร์ 'Application Interface Width' ของ L-tile และ H-tile Avalon® Memory แมปIntel® FPGA IPสําหรับ PCI Express*

ตั้งแต่ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.4 ตัวเลือก '64 บิต' สําหรับพารามิเตอร์ 'ความกว้างของอินเทอร์เฟซแอปพลิเคชัน' ของไทล์ L และ H-tile Avalon®หน่วยความจําที่แมปIntel® FPGA IPสําหรับ PCI Express* จะไม่สามารถใช้งานได้อีกต่อไป

การย้าย L-tile และ H-tile Avalon®Intel® FPGA IPแมปหน่วยความจําสําหรับอินสแตนซ์ PCI Express* จากการกําหนดค่า 'Application Interface Width' แบบ '64 บิต' เป็นการกําหนดค่า 'Application Interface Width' แบบ '256 บิต'

• เปิดระบบ Platform Designer ที่มีการสร้างอินสแตนซ์ให้กับ L-tile และ H-tile Avalon®Intel® FPGA IPแมปหน่วยความจําสําหรับ PCI Express*
• ภาย ใต้ แท็บ 'การตั้งค่าระบบ' ทําการเปลี่ยนแปลงต่อไปนี้:
  • ตั้งค่าพารามิเตอร์ 'Application Interface Width' เป็น '256-บิต'
  • ตั้งค่าพารามิเตอร์ 'โหมด Hard IP' เป็นการกําหนดค่าเดียวกัน แต่ใช้อินเทอร์เฟซ '256 บิต'
• ภาย ใต้ 'การตั้งค่า Avalon-MM' ในแท็บ ทําการเปลี่ยนแปลงต่อไปนี้:
  • ตั้งค่า 'Avalon-MM address width' เป็น '64 บิต'
  • หากตั้งค่าพารามิเตอร์ 'เปิดใช้งานอินเทอร์เฟซ Avalon-MM Slave แบบไม่ต่อเนื่องพร้อมการเข้าถึงไบต์เดี่ยว (TXS)' เป็น 'ON' ให้ปรับ 'ความกว้างของที่อยู่ของพื้นที่หน่วยความจํา PCIe ที่เข้าถึงได้ (TXS)' เพื่อรองรับช่วงแอดเดรสใหม่ของระบบ
• ไปที่เมนู 'ระบบ' และเลือกตัวเลือก 'กําหนดที่อยู่พื้นฐาน' Platform Designer จะจัดเรียงแผนผังที่อยู่ระบบใหม่เพื่อรองรับการเปลี่ยนแปลง
• บันทึกระบบ Platform Designer
• สร้างระบบ Platform Designer ใหม่