คำอธิบาย
ขนาดของไฟล์บิตสตรีม PR สําหรับอุปกรณ์ Intel® Stratix® 10 และ Intel Agilex® FPGA จะขึ้นอยู่กับจํานวนเซกเตอร์นาฬิกาที่ครอบคลุมในภูมิภาค PR จํานวนเซกเตอร์นาฬิกาที่ใหญ่ขึ้นซึ่งครอบคลุมในภูมิภาค PR ส่งผลให้ได้ขนาดไฟล์บิตสตรีมที่ใหญ่ขึ้น ดังนั้นเวลาในการเขียนโปรแกรม PR จะเพิ่มขึ้นตามลําดับ
ความละเอียด
หากต้องการลดขนาดไฟล์บิตสตรีม PR ให้ทําตาม เคล็ดลับทั้งสองด้านล่าง:
- เป้าหมาย เฉพาะ จํานวนเซกเตอร์นาฬิกา ที่จําเป็นสําหรับภูมิภาค PR
- เมื่อปรับแนวภูมิภาคการกําหนดเส้นทางให้เข้ากับเซกเตอร์สัญญาณนาฬิกา ตรวจสอบให้แน่ใจว่าภูมิภาคการกําหนดเส้นทางเป็นแถว/คอลัมน์ห้องแล็ปหนึ่งแถว/คอลัมน์ที่ตั้งไว้จากขอบของขอบเขตของเซกเตอร์นาฬิกา