คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชั่น 21.4 คุณอาจเห็นข้อผิดพลาดนี้ระหว่างขั้น Tile Logic Generation (TLG) ของการคอมไพล์การกําหนดค่าใหม่บางส่วน (PR) ปัญหานี้เกิดขึ้นในการออกแบบของ PR ที่ใช้การกําหนดค่าใหม่แบบไดนามิก F-Tile และส่งผลต่อการออกแบบ Intel Agilex® เท่านั้น
ความละเอียด
หากต้องการแก้ไขปัญหานี้ ให้ข้าม ขั้นตอน TLG ในการคอมไพล์ และ ดําเนินการต่อโดยตรง ไปยังการวิเคราะห์และการสังเคราะห์สําหรับขั้นตอนการปรับใช้ PR
ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต