ทําไมค่าในการลงทะเบียนสถานะ TLPBYPASS_ERR_STATUS ของ Intel® FPGA IP สตรีมมิง R-Tile Avalon® สําหรับ PCI Express ยังคงอยู่หลังจากรีเซ็ตแบบ Warm ระดับระบบ

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.3 และก่อนหน้า ค่าที่จัดเก็บไว้ในการลงทะเบียนสถานะ TLPBYPASS_ERR_STATUS ของ Intel® FPGA IP สตรีมมิ่ง Avalon® R-Tile สําหรับ PCI Express จะยังคงอยู่หลังจากรีเซ็ตอย่างไม่ติดขัดของระบบ (กิจกรรม pin_perst) หรือการรีเซ็ตแบบ Hot

การรีเซ็ตแบบ Cold (รอบพลังงาน) จะล้างเนื้อหาของการลงทะเบียนสถานะ TLPBYPASS_ERR_STATUS

หากต้องการแก้ไขปัญหานี้ ให้ล้างการลงทะเบียนสถานะ TLPBYPASS_ERR_STATUS (ชดเชย 0x1310) หลังจากการรีเซ็ตอย่างอุ่นโดยใช้ Hard IP Reconfiguration Interface (pX_hip_reconfig_*)

โปรดทราบว่า Hard IP Reconfiguration Interface มีขนาดกว้าง 8 บิต ซึ่งจําเป็นต้องดําเนินการเขียนอย่างน้อย 3 ครั้งเพื่อล้างบิตทั้งหมดจากการลงทะเบียนสถานะ TLPBYPASS_ERR_STATUS

ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v22.1