ID บทความ: 000088809 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/06/2023

ทําไมจึงมีข้อผิดพลาดบิตเกิดขึ้นเป็นระยะๆ บน PHY Lite สําหรับอินเทอร์เฟซแบบขนาน Intel FPGA IP สําหรับการออกแบบพาธอินพุต Intel Agilex® 7 และ Intel Agilex® 9 FPGA

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.4 คุณอาจพบข้อผิดพลาดในการทํางานหรือข้อผิดพลาดบิตบนพาธ Periphery-to-Core (P2C) เมื่อใช้ PHY Lite สําหรับอินเทอร์เฟซแบบขนาน Intel FPGA IP สําหรับ Intel Agilex® 7 และ Intel Agilex® 9 FPGA เนื่องจากไม่มีการวิเคราะห์เวลาของพาธการถ่ายโอน P2C

    ปัญหานี้มีผลต่อการถ่ายโอน P2C ภายใน PHY Lite สําหรับอินเทอร์เฟซแบบขนาน Intel FPGA IP สําหรับ FPGA Intel Agilex 7 และ Intel Agilex 9 เท่านั้น

    ความละเอียด

    ปัญหานี้ยังไม่มีวิธีแก้ไขปัญหาแต่มีกําหนดการที่จะเปิดตัวโปรแกรมแก้ไข

    ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้