ทําไมจึงมีข้อผิดพลาดบิตเป็นระยะ ๆ บน PHY Lite สําหรับ IP อินเทอร์เฟซแบบขนานสําหรับ FPGA Agilex™ 7 และการออกแบบพาธอินพุต FPGA Agilex™ 9

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 21.4 คุณอาจพบข้อผิดพลาดในการทํางานหรือบิตบนเส้นทาง Periphery-to-Core (P2C) เมื่อใช้ PHY Lite สําหรับ IP อินเทอร์เฟซแบบขนานสําหรับ Agilex™ 7 และ Agilex™ 9 FPGA นี่เป็นเพราะไม่ได้วิเคราะห์เวลาของเส้นทางการถ่ายโอน P2C

ปัญหานี้มีผลต่อการถ่ายโอน P2C ภายใน PHY Lite สําหรับ IP อินเทอร์เฟซแบบขนานสําหรับ FPGA Agilex™ 7 และ FPGA Agilex™ 9 เท่านั้น

มีโปรแกรมแก้ไขสําหรับแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 21.4
ดาวน์โหลดและติดตั้งโปรแกรมแก้ไข 0.02 จากลิงก์ด้านล่าง

สําหรับซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 21.4

• ดาวน์โหลดโปรแกรมแก้ไข 0.02 สําหรับ Windows (quartus-21.4-0.02-windows.exe)
• ดาวน์โหลดแพทช์ 0.02 สําหรับ Linux (quartus-21.4-0.02-linux.run)
• ดาวน์โหลด Readme สําหรับโปรแกรมแก้ไข 0.02 (quartus-21.4-0.02-readme.txt)

ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.1