ID บทความ: 000088754 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/02/2023

ทําไมสัญญาณ tx_ex_delay_valid และ rx_delay_valid คอร์ CPRI Intel® FPGA IP ไม่ถูกอ่านเพื่อล้างตามที่คาดไว้

สิ่งแวดล้อม

    CPRI
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในคอร์ CPRI Intel® FPGA IP เวอร์ชั่น 21.2 และก่อนหน้า คุณอาจเห็นว่า tx_ex_delay_valid และ rx_ex_delay_valid ทํางานเป็นสัญญาณการอ่านเท่านั้นและไม่อ่านเพื่อล้างข้อมูลตามคําอธิบายในคู่มือผู้ใช้ Core Intel® FPGA IP CPRI

ความละเอียด

ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro/Standard Edition เวอร์ชั่น 21.3

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Intel® Arria® 10 FPGA และ SoC FPGA
Intel® Stratix® 10 FPGA และ SoC FPGA
เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้