ID บทความ: 000088547 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/12/2021

ข้อผิดพลาด: ข้อผิดพลาด Verilog HDL Module Instantiation ที่ bitec_hdmi_tx_aux_encoder.v(0): โมดูล "bitec_hdmi_aux_bch" ไม่มีพารามิเตอร์ชื่อ "SYMBOL_PER_CLOCK"

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v20.4 คุณจะเห็นข้อผิดพลาดนี้เมื่อรวม HDMI Intel® FPGA IP 2.0 Tx และ HDMI Intel® FPGA IP 2.1 RX เข้าในการออกแบบ  เนื่องจากโมดูล bitec_hdmi_aux_bch มีชื่อโมดูลเดียวกันระหว่าง HDMI Intel® FPGA IP 2.0 และ HDMI Intel® FPGA IP 2.1 แต่พารามิเตอร์ต่างกัน

    ความละเอียด

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v21.3

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้