ID บทความ: 000088458 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 23/09/2025

ทําไมการออกแบบซอฟต์แวร์ Quartus® Prime ที่มีทั้ง HDMI 2.0 IP และ HDMI 2.1 IP จึงพบข้อผิดพลาดในการสังเคราะห์ซอฟต์แวร์ Quartus® Prime

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาที่เริ่มต้นจากซอฟต์แวร์ Quartus® Prime Pro Edition v19.4 คุณอาจเห็นข้อผิดพลาดในการสังเคราะห์ซอฟต์แวร์ Quartus® Prime หากทั้ง HDMI 2.0 IP และ HDMI 2.1 IP นั้นสร้างอินสแตนซ์ในโครงการซอฟต์แวร์ Quartus® Prime เดียวกัน

  • หมายเหตุ: เปิดใช้งาน HDMI 2.1 เมื่อตั้งค่ารองรับ FRL = 1 ในขณะที่เปิดใช้งาน HDMI 2.0 เมื่อตั้งค่ารองรับ FRL = 0

ปัญหานี้เกิดจากทั้ง IP HDMI 2.0 และ HDMI 2.1 IP ที่กําลังสร้างด้วยชื่อไฟล์ไลบรารี IP เดียวกันตามค่าเริ่มต้น

ความละเอียด

เพื่อหลีกเลี่ยงปัญหานี้ แก้ไขไฟล์ HDMI 2.0 IP <design>.qip หรือ HDMI 2.1 IP <design>.qip เพื่อให้แน่ใจว่าแต่ละคอร์ IP HDMI ถูกคอมไพล์โดยใช้ชื่อไฟล์ไลบรารี IP เฉพาะของตัวเอง

ทําตามคําแนะนําต่อไปนี้:

1. แก้ไข ไฟล์ HDMI 2.0 IP หรือ HDMI 2.1 IP QIP

  • ตําแหน่งของไฟล์ QIP อยู่ใน<Quartus_roject>/<hdmi_ip>/hdmi_ip.qip

2. ค้นหา " -library "altera_hdmi_XXXX" " และแทนที่ทั้งหมดด้วย " -library "altera_hdmi_XXXX_YY" "

  • ตัวอย่างเช่น การค้นหา -library "altera_hdmi_1961" และแทนที่ด้วย -library "altera_hdmi_1961_20"

3. บันทึกไฟล์ QIP ที่แก้ไขแล้วและดําเนินการคอมไพล์โปรเจคซอฟต์แวร์ Quartus® Prime ตามปกติ

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA
Intel® Arria® 10 FPGA และ SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้