ID บทความ: 000088423 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 06/01/2023

ทําไมการออกแบบ Intel® FPGA IP F-Tile PMA/FEC Direct PHY ของฉันจึงไม่คอมไพล์ในขั้นตอน Support-Logic Generation เมื่อการออกแบบมีตัวแปรเลน PMA หลายตัวอย่างน้อยหนึ่งตัวที่มีการตั้งค่า "โหมดการตอกบัตรข้อมูล" เป็น "PMA"

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • ตัวรับส่งสัญญาณ PHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v21.3 เมื่อการออกแบบมีตัวแปรเลน PMA หลายตัวอย่างน้อยหนึ่งตัวที่มีการตั้งค่า "โหมดการตอกบัตรข้อมูล" เป็น "PMA" ข้อความแสดงข้อผิดพลาด "Support-Logic Generation" จะมีข้อความ "ข้อผิดพลาด (21842): Solver ล้มเหลวในการค้นหาโซลูชัน"

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.1

    หากต้องการแก้ไขปัญหานี้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.4 หรือก่อนหน้า ให้เปลี่ยนตัวแปรเลน PMA หลายตัวของคุณด้วยหลายอินสแตนซ์ของตัวแปร 1 แชนเนล

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้