เนื่องจากปัญหาในหน้าต่างข้อมูล IP ตัวรับส่งสัญญาณ Native PHY Intel® Arria® 10/Cyclone® 10 GX FPGA หน้าต่างข้อมูล IP เมื่อเปิดใช้งานตัวเลือก "Share reconfiguration interface" มีตัวเลือก "Share reconfiguration Interface" ข้อความที่ไม่ถูกต้องที่ด้านบน[n:9] จัดการกับบิตของบัสที่อยู่การกําหนดค่าใหม่จะระบุช่องสัญญาณที่เลือก
ตามคู่มือผู้ใช้ตัวรับส่งสัญญาณ Intel® Arria® 10 PHY เมื่อคุณเปิดตัวเลือก "Share reconfiguration Interface" ตัวรับส่งสัญญาณ Native PHY IP แสดงอินเทอร์เฟซที่แมปหน่วยความจํา Avalon อินเทอร์เฟซที่แมปหน่วยความจําสําหรับการกําหนดค่าใหม่แบบไดนามิกสําหรับทุกช่องสัญญาณ ในการกําหนดค่านี้ บิตด้านบน [N-1:10] บิตของบัสที่อยู่การกําหนดค่าใหม่จะระบุช่องสัญญาณที่เลือก หมายเลขช่องสัญญาณ N คือการเข้ารหัสแบบไบนารี
บิตที่อยู่ [9:0] ระบุที่อยู่ออฟเซ็ตของรีจิสเตอร์ภายในพื้นที่การกําหนดค่าใหม่สําหรับช่อง
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของ Intel Quartus® ซอฟต์แวร์ Prime Pro Edition