Intel® FPGA IP HDMI อาจสูญเสียการล็อกวิดีโอไปชั่วขณะเมื่อใช้งานกับอุปกรณ์รับส่งสัญญาณ Intel® Stratix® 10 L หรือ H-Tile Intel® Quartus® ในซอฟต์แวร์ Prime Pro Edition v21.3 และก่อนหน้าหากแหล่งที่มาของคุณส่งรูปแบบสัญญาณนาฬิกาที่มีความถี่สูงเมื่อไม่ได้ส่งวิดีโอที่ถูกต้อง
Intel FPGA IP HDMI สําหรับอุปกรณ์รับส่งสัญญาณ Intel® Stratix® 10 L หรือ H-Tile ดําเนินการจัดแนวคําใน Intel FPGA IP HDMI Fabric Core ตัวรับส่งสัญญาณ Intel® Stratix® 10 L หรือ H-Tile Native PHY IP Word Aligner ไม่ได้มีไว้สําหรับอุปกรณ์ Intel Stratix 10 L หรือ H-Tile โดยได้รับการกําหนดค่าด้วยรูปแบบการจัดแนวคําของ 0xAAAAA ซึ่งโดยปกติแล้วไม่ควรปรากฏในสตรีมวิดีโอ อย่างไรก็ตาม แหล่งข้อมูลวิดีโอของบุคคลที่สามบางแหล่งอาจส่งรูปแบบสัญญาณนาฬิกาในขณะที่ไม่ได้ส่งการรับส่งข้อมูลวิดีโอที่ถูกต้อง
การดําเนินการรวมของตัวรับส่งสัญญาณ Intel Stratix 10 L หรือ H-Tile Native PHY IP Word Aligner และ Core Fabric HDMI Intel FPGA IP Word Aligner อาจทําให้เกิดการเข้าใช้งาน การสูญเสีย และการเข้าซื้ออุปกรณ์ล็อกวิดีโออีกครั้งใน Intel FPGA IP HDMI เมื่อสัญญาณที่ได้รับเปลี่ยนจากรูปแบบสัญญาณนาฬิกาไปยังวิดีโอที่ถูกต้อง
หากต้องการแก้ไขปัญหานี้ ให้กําหนดค่าตัวรับส่งสัญญาณ Intel® Stratix® L หรือ H-Tile Native PHY IP Word Aligner ในโหมด Bitslip และเชื่อมต่อพอร์ต rx_bitslip เป็น '0' เพื่อป้องกันไม่ให้ข้อความตรงกัน คุณจะต้องแก้ไขรหัสข้อความธรรมดาเพื่อเพิ่มพอร์ต rx_bitslip และเชื่อมต่อเข้ากับ '0'
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในเวอร์ชันในอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition